IBMはすでにCMOS 7Aに関する論文を公表済である。2025 Symposium on VLSI Technologyでは「NanoStack Transistor Architecture for CMOS 7A Node and Beyond」を発表しており、今年開催されたばかりの2026 Symposium on VLSI Technologyでは「Area and Performance of Staggered-Channel Nanostack SRAM Bitcells(TFS2.5)」を発表している。言ってみればこの2つの論文で発表した内容を利用したチップを実際に試作する事に成功した、という話である(Photo01)。